(19)日本国特許庁 (JP)

### (12)公開特許公報(A)

(11)特許出國公開番号 特開2003-257175 (P2003-257175A)

(43)公開日 平成15年9月12日(2003.9.12)

(51) Int.Cl. 7 G 1 1 C 11/15 H 0 1 L 27/105 43/08	說別記号 130 120 140	FI (多名) G11C 11/15 130 5F083 120 140 H01L 43/08 Z 27/10 447 李変請求 有 耐水項の数29 OL (全 45 頁)
(21) 出願審号	特配2002-156184(P2002-156184)	(71)出额人 000004237 日本電気株式会社
(22) 出顧日	平成14年5月29日(2002.5.29)	東京都港区芝五丁目7番1号 (72)発明者 本田 雄士 中古教教区芝五丁目7番1号 日本電気株
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張國	特顧2001-399317 (P2001-399317) 平成13年12月28日 (2001.12.28) 日本(JP)	式会社内 (72) 発明者 崎村 异 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 100086759


最終頁に続く

### (54) 【発明の名称】 トンネル磁気抵抗素子を利用した半導体配修装置

#### (57)【要約】

【課題】 メモリセルの奮込時の脅込電流を正確に出力できるように、そして客込マージン及び読出マージンの温度依存性を排除するようにした、メモリセルとしてTMR素子を使用した半導体記憶装置を提供する。

【解決手段】 ビット線22またはワード線29に直交するようにメインビット線31またはメインワード線32を配置して、メインビット線またはワードビット線を遅択するためのメモリセルアレイ16の外側にメインビット線セレクタ35またはメインワード線セレクタ38をメモリセルアレイの外側に配置するように、半導体記憶装置10を構成する。



弁理士 渡辺 署平

## **Best Available Copy**

#### 【特許請求の範囲】

【請求項1】 階層マトリックス状に配置された複数個 のトンネル磁気抵抗素子からなるメモリセルアレイと、 一方向に並んだメモリセルに対して電流を流す複数本の ビット線と、ビット線を横切るように他方向に並んだメ モリセルに対して電流を流す複数本のワード線と、を備 えており、

選択されたメモリセルに対して、Xアコーダによりワー ド線を選択し、Yデコーダによりピット線を選択して、 選択したビット線およびワード線に電流を流すことによ り、その交点に位置する当該メモリセルに対して合成磁 場によりアータ普込を行なうようにした半導体記憶装置 であって、

**春込電流源からの奢込電流を各ピット線に供給するため** のメインピット線が、各ピット線に対して直交するよう に配置されていることを特徴とする半導体記憶装置。

メインビット線を選択するためのメイン 【請求項2】 ピット線セレクタが、上記メモリセルアレイの上記Xア コーダと同じ側の外側に配置されていることを特徴とす る請求項1に記載の半導体記憶装置。

階層マトリックス状に配置された複数個 【請求項3】 のトンネル磁気抵抗素子からなるメモリセルアレイと、 一方向に並んだメモリセルに対して電流を流す複数本の ビット線と、ビット線を横切るように他方向に並んだメ モリセルに対して電流を流す複数本のワード線と、を備

選択されたメモリセルに対して、Xデコーダによりワー ド線を選択し、Yデコーダによりピット線を選択して、 選択したビット線およびワード線に電流を流すことによ り、その交点に位置する当該メモリセルに対して合成磁 30 場によりアータ舎込を行なうようにした半導体記憶装置 であって、

**舎込電流源からの舎込電流を各ワード線に供給するため** のメインワード線が、各ワード線に対して直交するよう に配置されていることを特徴とする半導体記憶装置。

【請求項4】 メインワード線を選択するためのメイン ワード線セレクタが、上記メモリセルアレイの上記Yデ コーダと同じ側の外側に配置されていることを特徴とす る請求項3に記載の半導体記憶装置。

マトリックス状に配置された複数個のト 【請求項5】 ンネル磁気抵抗素子からなるメモリセルアレイと、一方 向に並んだメモリセルに対して電流を流す複数本のピッ ト線と、ビット線を横切るように他方向に並んだメモリ セルに対して電流を流す複数本のワード線と、を備えて

選択されたメモリセルに対して、Xデコーダによりワー ド線を選択し、Yデコーダによりビット線を選択して、 選択したビット綴およびワード線に電流を流すことによ り、その交点に位置する当該メモリセルに対して合成磁 場によりデータ告込を行なうようにした半導体記憶談置 <sup>50</sup>

であって、

会込電流源からの舎込電流を、その電流の方向によって 独立的に変更し、変更値を固定するための第一の回路を 備えていることを特徴とする半導体記憶装置。

2

【請求項6】 少なくとも一つのトンネル磁気抵抗素子 を利用した半導体記憶装置であって、

少なくとも一部のトンネル磁気抵抗素子が、二個以上で 一つの第一の記憶案子を構成していて、

この第一の記憶案子が、読出時にはトンネル磁気抵抗案 子が互いに直列に接続され、その中間の節点を出力とす ると共に、

この第一の記憶紊子の少なくとも一部が、半導体配管談 置の不良箇所の記憶場所として使用されることを特徴と する半導体記憶装置。

【請求項7】 上記第一の回路内にて、値を固定する機 能を有するレジスタ回路が、上記第一の記憶素子を含ん でおり、

この第一の記憶案子の出力が、CMOS回路に直接に入 力されていることを特徴とする請求項 5 に記載の半導体 記憶装置。

【請求項8】 上記第一の回路が、ピット線またはワー ド線の奮込気流値を、選択メモリセルのアドレスに依存 して切換えることができることを特徴とする、請求項1 ~4のいずれかの構成を有する請求項5に記載の半導体 記憶装置。

路を停止させるテストモードを備えており、

この電源節点を外部に引き出すための外部端子を備えて いることを特徴とする請求項5に記載の半導体記憶装

て基本部分のトランジスタおよび調整部分トランジスタ を備えており、これら出力トランジスタのゲート長が、 基本部分のトランジスタでは最小値であるが、調整部分 のトランジスタでは最小値より大きいことを特徴とする 請求項 5 に記載の半導体記憶装置。

【韶求項11】 メインビット線が相補に構成されてお り、一方のメインピット線が普込電流源に接続され、他 方のメインピット線が終端に固定されることにより、選 択されたメモリセルの「0」または「1」が区別して容 込まれることを特徴とする請求項1~4のいずれかに記 城の半導体記憶装置。

読出時には、双方のメインピット線を 【請求項12】 使用して、選択されたメモリセルをセンスアンプに接続 することを特徴とする請求項11に記載の半導体記憶装 位。

【請求項13】 非選択のピット線の電位を固定する回 路として、ビット線の選択のためのセレクタとは別の専 用の回路手段を備えていることを特徴とする請求項11 に記載の半導体記憶装置。

P. 37

NO. 101

3

【請求項14】 春込時の終端電源用の電源線が、半導体記憶装置を構成するチップ内にて、他の電源線とは分けられていることを特徴とする請求項11に記載の半導体記憶装置。

【湖求項15】 階層マトリックス状に配置された複数個のトンネル磁気抵抗素子からなるメモリセルアレイと、一方向に並んだメモリセルに対して電流を流すようにサブアレイに形成された複数本のビット線と、ビット級を横切るように他方向に並んだメモリセルに対して電流を流すようにサブアレイに形成された複数本のワード線と、を備えており、

選択されたメモリセルに対して、Xデコーダによりワード線を選択し、Yデコーダによりビット線を選択して、 選択したビット線およびワード線に電流を流すことにより、その交点に位置する当該メモリセルに対して合成磁 場によりデータ舎込を行なうようにした半導体記憶装置であって、

サプアレイの非選択のワード線またはピット線の一方の みがスイッチング素子を介して電位が固定されており、 他方がメモリセルを介して電位が固定されていることを 特徴とする半導体配憶姿置。

【請求項16】 メインワード線が相補に構成されており、一方のメインワード線が各込電流源に接続され、他方のメインワード線が終端に固定されることにより、否込電流の向きを変化させることを特徴とする請求項1~4または15のいずれかに記載の半導体記憶装置。

【請求項17】 読出時には、双方のメインピット線を使用して、選択されたメモリセルをセンスアンプに接続することを特徴とする請求項11に記載の半導体記憶装置。

【請求項18】 メインピット線として、舎込用メインピット線と読出用メインピット線が互いに別個に設けられていることを特徴とする請求項1~4または15のいずれかに記載の半導体記憶装置。

【請求項19】 サブアレイに設けられた選択スイッチング索子が、XアコーダまたはYアコーダの出力とブロック選択信号の論理和演算機能を備えていることを特徴とする請求項1~4または15に記載の半導体記憶装置。

【請求項20】 ブロック選択信号が、舎込または読出 40 を含む動作モードの情報を含んでいることを特徴とする 請求項19に配載の半導体配憶装置。

【請求項21】 マトリックス状に配置された複数個のトンネル磁気抵抗素子からなるメモリセルアレイと、一方向に並んだメモリセルに対して電流を流す複数本のビット線と、ビット線を模切るように他方向に並んだメモリセルに対して電流を流す複数本のワード線と、を備えており、

選択されたメモリセルに対して、Xデコーダによりワー ド線を選択し、Yデコーダによりピット線を選択して、 選択したビット線およびワード線に電流を流すことにより、その交点に位置する当該メモリセルに対して合成磁場によりデータ普込を行なうようにした半導体記憶装置であって、

会込電流源の出力電流の温度依存性が、選択メモリセル の磁化反転特性の温度依存性と非選択メモリセルの磁化 反転特性の間の値として設定されることを特徴とする半 適体記憶装置。

【請求項22】 替込電流派回路の出力電流の温度依存性が、基準電位回路の電圧により生成されると共に、上記基準電位回路の一部が、パンドギャップリファレンス回路であることを特徴とする請求項21に記載の半導体記憶装置。

【請求項23】 上記基準電位回路が、抵抗案子として トンネル磁気抵抗素子を使用していることを特徴とする 請求項22に記載の半導体記憶装置。

【請求項24】 マトリックス状に配置された複数個のトンネル磁気抵抗索子からなるメモリセルアレイと、一方向に並んだメモリセルに対して電流を流す複数本のピット線と、ピット線を横切るように他方向に並んだメモリセルに対して電流を流す複数本のワード線と、を備えており、

選択されたメモリセルに対して、Xデコーダによりワード線を選択し、Yデコーダによりビット線を選択して、 選択したビット線およびワード線に電流を流すことにより、その交点に位置する当該メモリセルに対して合成磁 場によりデータ書込を行なうようにした半導体記憶装置であって、

読出回路の出力電圧の温度依存性が、メモリセルのトンネル磁気抵抗素子の温度依存性に合わせ込んで設定されることを特徴とする半導体配徳装置。

【請求項25】 読出回路の出力電圧の温度依存性が、 基準電位回路の電圧により生成されると共に、

上記基準電位回路の一部が、パンドギャップリファレン ス回路であることを特徴とする請求項24に記載の半導 体記憶装置。

【請求項27】 半導体記憶装置が、MRAMであって、銃出時のメモリセル電流が10μA程度であることを特徴とする請求項24~26のいずれかに記載の半導体記憶装置。

【請求項28】 温度依存性の設定を行なう温度補償回路が、サブスレッショルド電流を用いることを特徴とする請求項21~27のいずれかに記載の半導体記憶装置。

路を有していることを特徴とする請求項21~28のいずれかに記載の半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、メモリセルとして、トンネル磁気抵抗素子(以下、TMR素子という)や巨大磁気抵抗素子(以下、GMR素子という)を含む磁性体を利用したMRAM等の半導体記憶装置に関する。

#### [0002]

【従来の技術】従来、TMR案子900は、例えば図52に示すように構成されている。図52において、TMR業子900は、ダイオード901の上に、順次にピン居902,トンネル絶縁層903およびフリー層904を積層することにより、構成されており、ダイオード901に直列に接続されている。上記ピン層902は、磁性体から構成されており、その磁化の向きが製造時に固定されている。

【0003】これに対して、フリー層904は、同様に磁性体(例えばNiFe)から構成されており、ダイオード901に接続されたピット線905とフリー層904に接続されたワード線906によりTMR素子900を上下に通過する電流により反転されるようになっており、その磁化の向きによって「1」(図52(a))または「0」(図52(b))が割り当てられている。ここで、磁性体として、斜め後ろ方向に磁場をかけたときに磁化が反転しやすい性質を有する材料および形状が採用されている。

【0004】このような構成のTMR案子をメモリセルとして使用する半導体記憶装置は、例えば図53に示すように、構成されている。図53において、半導体記憶装置910は、複数個のメモリセル911がマトリックス状に配置されており、各メモリセル911の下方にて、擬方向に平行に延びる複数本のピット線(BL)912と、各メモリセル911の上方にて、横方向に平行に延びる複数本のワード線(WL)913と、X側書込電流源回路914と、Xセレクタ914aと、Y側書込電流源回路915と、Yを端回路916と、X終端回路916aと、Y終端回路916と、から構成されている。

【0005】各メモリセル911は、上述したTMR素子900により構成されており、それぞれ対応するビット線912とワード線913により電流が流されて、フリー層904の磁化の向きが反転され得るようになっている。

【0006】このような構成の半導体記憶装置910によれば、一つのメモリセル911を選択して、当該メモリセル911に対応するピット線912およびワード線913の間に電流を流すことにより、当該メモリセル911のみに電流を流して、その磁化の向きを反転させ

6

て、「O」または「1」のデータ普込を行なうことがで きるようになっている。

【0007】このデータ各込動作の原理を図54を参照して説明する。TMR素子900のフリー層904の磁化は、ある一定以上の磁場を受けると反転するが、その磁場の特性曲線は、アステロイドカーブと呼ばれている。そして、選択されたビット線912上や選択されたワード線913上のメモリセル911には、アステロイドカーブの内側に収まるような磁場(図54(b)および(c)参照)が形成されると共に、運択されたメモリセル911においては、図54(a)に示すように、合成磁場がアステロイドカーブの外側になるような電流が設定される。

【0008】次に、このデータ読出動作の原理を図55を参照して説明する。各TMR素子900は、「0」と「1」で抵抗値が変化する可変抵抗と等価であるので、ダイオード901が直列に接続されていることから、半導体記憶装置910は、図55に示す等価回路で表わされることになる。したがって、非選択のピット線912は、1.2 Vの電圧が印され、また非選択のワード線913は、0 Vが配圧が立れるので、選択されたメモリセル911のみに電流がが、メイオード901のしきい値0.7 Vに対してTMRで、ダイオード901のしきい値0.7 Vに対してTMRで、タイオード901のしきい値0.7 Vに対してTMRであるとになる。そして、電流値センスアンプ917が、ダイオード901のしきい値0.7 Vに対してTMRであるとになる。そして、電流値を引き込みながら、スクロのピン層902およびフリー層904間に0.3 V程度の電圧がかかるように電流を引き込みながら、この電流値を測定し、前もって設定されたリファレンスで流

【0009】これに対して、ダイオード901の代わりに、トランジスタを使用した半導体記憶装置も、例えばUSP6191989号などで知られており、また、ダイオードとトランジスタのいずれをも使用しない半導体記憶装置も、例えばUSP6188615号などで知られている。これらは、何れも読出時の動作は異なるものの、套込時の動作は、上述したダイオードを使用した半導体記憶装置910の場合と同様に行なわれる。

【0010】他方、従来、MRAMセルは、例えば図56に示すように構成されている。図56において、MRAMセル950は、トンネル絶縁層951を複数の強磁性体、すなわち固定強磁性層952及び自由強磁性層953により挟持するように構成されている。ここで、、固定強磁性層952は、保磁力の大きな材料から成り、または反強磁性体と磁気的に結合させる等により、磁化を一方向に固定するように構成されている。また、自由強磁性層953は、外部磁場等の作用により磁化反転が可能であるように構成されている。

【0011】このような構成により、MRAMセル950は、固定強磁性層952と自由強磁性層953の磁化が平行または反平行の場合に安定であって、それぞれ

「O」(図56 (a))「1」(図56 (b))の情報 を記憶する。ここで、「0」すなわち平行の状態では、 トンネル電流が大きく、また「1」すなわち反平行の状 態では、トンネル電流が小さい。従って、トンネル電流 の電流値の差を検出することにより、MRAMセル95 0 に記憶された「0」または「1」の情報を読み出すこ とができる。このような構成のMRAMセルによるメモ リセルアレイを備えた半導体記憶装置を構成した場合、 前述した半導体記憶裝置910と同様にして、各メモリ セルとしてのMRAMセルに対する普込及び読出を行な うことができる。

#### [0012]

【発明が解決しようとする課題】ところで、上述した半 導体記憶装置910においては、図57に示すように、 ビット線912およびワード線913を流れる直交電流 が形成する磁場によって、各メモリセル911に対する アータ舎込が行なわれるようになっているが、この舎込 電流が小さ過ぎると、アータ舎込が行なわれ得なくなっ てしまう。また、舎込電流が大き過ぎると、選択された メモリセル911だけでなく、同一ビット線912また は同一ワード線913に接続された隣接するメモリセル 9 11にもデータ書込が行なわれることがある。このた め、データ舎込時のビット線912およびワード線91 3を流れる電流値を正確に設定する必要があった。

【0013】他方、上述したアステロイドカーブは、滋 性体の腹厚に依存するが、この膜厚は、製造時の半導体 ウェハ面内で分布を有することから、メモリセル毎に異 なることになる。また、舎込電流源回路914,915 の特性もチップ毎にパラツキがあり、このパラツキを完 全に排除することは不可能であった。このような磁性体 の膜厚および書込電流源回路の特性のパラツキは、半導 体記憶装置910の各メモリセル911の舎込マージン を低下させてしまうと共に、歩留まりを低下させてしま う。

【0014】また、上述したアステロイドカーブは、温 度依存性を有しており、一般に高温になると、反転磁場 (最小杏込電流) が小さくなってしまう。図58は、大 きさ1μm×2μm, 厚さ5 nmのパーマロイの25 ℃,75℃及び125℃における磁化反転曲線の測定結 果を示しており、温度上昇に伴って、磁性膜の反転電流 40 は、約2%/10℃程度で減少していることが分かる。 一般に、半導体デバイスの動作保証温度は、75℃程度 以下であるが、図58において75℃での套込電流は、 約10%低下してしまう。従って、室温(25℃)での 各込電流をそのまま高温時に利用すると、非選択メモリ セルにおいてティスターブが発生することになる。その 際、含込電流源回路の電流駆動能力自体も温度上昇に伴 って低下するので、登込電流は僅かに減少するが、反転 電流の減少に追従するまでは減少しない。このような高 温化による反転電流の減少は、メモリセルの微細化と共 50 ピット線を選択するためのメインピット線セレクタが、

に顕著になり、春込マージンが大きく減少することにな

【0015】他方、読出についても、高温化による読出 マージンの低下が知られている。TMR卖子は、一般 に、抵抗RおよびコンダンタクスGが、それぞれ図59 (A) に示すように電圧依存性を有すると共に、図59 (B) に示すように温度依存性を有することが知られて いる。従って、図5 9 (C) に示すように、MR比およ び電流差も温度依存性を有することになるので、温度上 昇に伴って読出マージンが低下してしまう。また、例え ばMRAMにおける読出電流は、磁性体間のトンネル電 流であるので、温度上昇に伴って、磁性膜の磁化が減少 すると共に、熱励起によってトンネル確率が増加するこ とによって、トンネル電流は増大し、磁気抵抗比が急激 に減少して、銃出マージンが低下する。このような銃出 マージンの低下は、同様にして、メモリセルの微細化に より、より温度依存性が大きくなってしまう。

【0016】本発明は、上記の問題を解決すべくなされ たものであり、舎込苞流値のマージンが少ない場合であ っても、必要かつ十分な客込電流を正確に出力できるよ うにし、また温度変化による各込マージンおよび読出マ ージンの変化を少なくした半導体記憶装置特にMRAM の提供を目的とする。

#### [0017]

【課題を解決するための手段】この目的を達成するた め、本発明の請求項1記載の半導体記憶装置は、階層マ トリックス状に配置された複数個のトンネル磁気抵抗素 子からなるメモリセルアレイと、一方向に並んだメモリ セルに対して電流を流す複数本のビット狼と、ビット線 を横切るように他方向に並んだメモリセルに対して電流 を流す複数本のワード線と、を備えており、選択された メモリセルに対して、Xアコーダによりワード線を選択 し、Yデコーダによりピット線を選択して、選択したビ ット線およびワード線に電流を流すことにより、その交 点に位置する当該メモリセルに対して含成磁場によりデ ータ審込を行なうようにした半導体記憶装置であって、 普込電流源からの普込電流を各ピット線に供給するため のメインピット線が、各ピット線に対して直交するよう に配置されている構成としてある。

【0018】半導体記憶装置をこのような構成とする と、メインピット線セレクタをメモリセルアレイの間に 設ける必要がなくなるので、メインビット線セレクタを 構成するトランジスタの大きさを、半導体記憶装置を構 成するチップの大きさに殆ど影響を与えることなく、十 分大きくすることができる。したがって、メインビット 線セレクタを通る沓込電流値を十分大きくすることがで きるので、安定した客込電流により所望のメモリセルに 対して正確に普込を行なうことができる。

【0019】 請求項2記載の半導体記憶裝置は、メイン

上記メモリセルアレイの上記Xアコーダと同じ側の外側に配置されている構成としてある。半導体記憶装置をこのような構成とすると、半導体記憶装置を構成するチップの面積を大きくすることなく、安定した音込電流を流すことが可能になる。

【0020】請求項3記載の半導体記憶装置は、階層マ トリックス状に配置された複数個のトンネル磁気抵抗薬 子からなるメモリセルアレイと、一方向に並んだメモリ セルに対して電流を流す複数本のピット線と、ピット線 を横切るように他方向に並んだメモリセルに対して電流 を流す複数本のワード線と、を備えており、選択された メモリセルに対して、Xアコーダによりワード線を選択 し、Yアコーダによりビット線を選択して、選択したビ ット線およびワード線に電流を流すことにより、その交 点に位置する当該メモリセルに対して合成磁場によりデ ータ普込を行なうようにした半導体記憶装置であって、 のメインワード線が、各ワード線に対して直交するよう に配置されている構成としてある。半導体記憶装置をこ のような構成とすると、メインワード線セレクタをメモ リセルアレイの間に設ける必要がなくなるので、メイン ワード線セレクタを構成するトランジスタの大きさを、 半導体記憶装置を構成するチップの大きさに殆ど影響を 与えることなく、十分大きくすることができる。したが って、メインワード線セレクタを通る警込電流値を十分 大きくすることができるので、安定した容込電流により 所望のメモリセルに対して正確に各込を行なうことがで

【0021】 請求項4記載の半導体記憶装置は、メインワード線を選択するためのメインワード線セレクタが、上記メモリセルアレイの上記Yデコーダと同じ側の外側に配置されている構成としてある。半導体記憶装置をでいる構成とすると、半導体記憶装置を構成するチップの面積を大きくすることなく、安定した各込電流を流すことが可能になる。

 1

最適な音込電流を設定することが可能となり、音込電流が大き過ぎたり小さ過ぎることがなく、比較的大きな動作マージンにて正確にアータの音込を行なうことができる。

【0023】 請求項6記載の半導体記憶装置は、少なく とも一つのトンネル磁気抵抗素子を利用した半導体記憶 装置であって、少なくとも一部のトンネル磁気抵抗案子 が、二個以上で一つの第一の記憶案子を構成していて、 この第一の記憶素子が、銃出時にはトンネル磁気抵抗索 子が互いに直列に接続され、その中間の節点を出力とす ると共に、この第一の記憶案子の少なくとも一部が、半 導体記憶装置の不良箇所の記憶場所として使用される構 成としてある。半導体記憶装置をこのような構成とする と、このような二個以上のトンネル磁気抵抗素子から構 成される第一の記憶素子は、センスアンプを必要としな いので、各種設定値等の保存のために使用しても、半導 体記憶装置を構成するチップの面積の増加が少なくて済 むことになると共に、第一の記憶素子の少なくとも一部 を例えば不良メモリセルのアドレスを保存するために使 用することができる。

【0024】 請求項7記載の半導体記憶整置は、上記第一の回路内にて、値を固定する機能を有するレジスタ回路が、上記第一の記憶素子を含んでおり、この第一の記憶素子の出力が、CMOS回路に直接に入力されている構成としてある。半導体記憶装置をこのような構成とすると、第一の回路が小さい面積で構成され得ることになる。

【0025】 請求項8記載の半導体記憶装置は、上記第一の回路が、ピット線またはワード線の書込電流値を、選択メモリセルのアドレスに依存して切換えることができる構成としてある。半導体記憶装置をこのような構成とすると、普込電流が、普込すべきメモリセルのアドレスによって、大き過ぎたり小を過ぎたりするようなことがなく、助作マージン内の審込電流により、メモリセルに対して正確なデータ客込を行なうことができる。

【0026】請求項9記載の半導体記憶装置は、音込電流を終端する終端電源が、電源回路を停止させるテストモードを備えており、この電源節点を外部に引き出すための外部端子を備えている構成としてある。半導体記憶装置をこのような構成とすると、音込電流を正確に測定することができるので、第一の回路をより一層正確に調整することができる。

【0027】 請求項10記載の半導体記憶装置は、普込 電流源が、出力トランジスタとして基本部分のトランジ スタおよび調整部分トランジスタを備えており、これら 出力トランジスタのゲート長が、基本部分のトランジス タでは最小値であるが、調整部分のトランジスタでは最 小値より大きい構成としてある。半導体記憶装置をこの ような構成とすると、普込電流源の占有面積を増大させ ることなく、正確な普込電流を出力することができる。

【0028】 請求項11記載の半導体記憶装置は、メインビット線が相補に構成されており、一方のメインビット線が普込電流源に接続され、他方のメインビット線が終端に固定されることにより、選択されたメモリセルの「0」または「1」が区別して審込まれる構成としてある。半導体記憶装置をこのような構成とすると、ビット線側の審込電流源が簡略化され、第一の回路が小型に構成され得ることになる。

【0029】請求項12記載の半導体記憶装置は、読出時には、双方のメインビット線を使用して、選択されたメモリセルをセンスアンプに接続する構成としてある。 半導体記憶装置をこのような構成とすると、読出時の動作マージンを増大させることができる。

【0030】請求項13記載の半導体記憶装置は、非選択のピット線の電位を固定する回路として、ピット線の選択のためのセレクタとは別の専用の回路手段を備えている構成としてある。半導体記憶装置をこのような構成とすると、セレクタの占有面積が増大することを防止することができる。

【0031】請求項14記載の半導体記憶装置は、奮込時の終端電源用の電源線が、半導体記憶装置を構成するチップ内にて、他の電源線とは分けられている構成としてある。半導体記憶装置をこのような構成とすると、終端電源の電位が接地電位に正確に保持されることになり、第一の回路をより正確に調整することができる。

【0032】請求項15記載の半導体記憶装置は、階層 マトリックス状に配置された複数個のトンネル磁気抵抗 素子からなるメモリセルアレイと、一方向に並んだメモ リセルに対して電流を流すようにサプアレイに形成され た複数本のビット線と、ビット線を横切るように他方向 に並んだメモリセルに対して電流を流すようにサブアレ イに形成された複数本のワード線と、を備えており、選 択されたメモリセルに対して、Xデコーダによりワード 線を選択し、Yアコーダによりビット線を選択して、選 択したビット線およびワード線に電流を流すことによ り、その交点に位置する当該メモリセルに対して合成磁 場によりデータ書込を行なうようにした半導体記憶装置 であって、サブアレイの非選択のワード線またはピット 線の一方のみがスイッチング素子を介して電位が固定さ れており、他方がメモリセルを介して電位が固定されて いる構成としてある。半導体記憶装置をこのような構成 とすると、非選択のワード線またはビット線がスイッチ ング素子により駆動されず、メモリセルを介してピット 線またはワード線に接続されることになり、そのビット 線またはワード線が終端電源に接続されている。したが って、メモリセルの抵抗値が高いが、メモリセルの動作 時間が遅くてもよい場合には、NORゲートおよびNM OSトランジスタ等を使用することなく、簡単な構成に より、半導体記憶装置を構成するチップを小面積で構成 することができる。

12

【0033】 請求項16記載の半導体記憶装置は、メインワード線が相補に構成されており、一方のメインワード線が普込電流源に接続され、他方のメインワード線が終端に固定されることにより、香込電流の向きを変化させる構成としてある。半導体記憶装置をこのような構成とすると、ワード線側の普込電流源が簡略化され、第一の回路が小型に構成され得ることになる。

【0034】請求項17記載の半導体記憶装置は、読出時には、双方のメインピット線を使用して、選択されたメモリセルをセンスアンプに接続する構成としてある。 半導体記憶装置をこのような構成とすると、銃出時の動作マージンを増大させることができる。

【0035】 請求項18記載の半導体配便装置は、メインピット線として、普込用メインピット線と読出用メインピット線が互いに別個に設けられている構成としてある。半導体配憶装置をこのような構成とすると、読出用メインピット線をピット線に対して読出専用のスイッチング素子を介して接続することができるので、スイッチング素子として、普込電流を考慮せずに、ゲート幅の小さいトランジスタを使用することができる。これにより、トランジスタの寄生容量の影響を排除することができ、読出の高速化を図ることができる。

【0036】請求項19記載の半導体記憶装置は、サブアレイに設けられた選択スイッチング素子が、XデコーダまたはYデコーダの出力とブロック選択信号の論理和演算機能を備えている構成としてある。半導体記憶装置をこのような構成とすると、ブロック選択信号が通過する回路素子が低減されることにより、負荷が低減され、アクセス時間が短縮され得ることになる。

【0037】 請求項20記載の半導体記憶装置は、プロック選択信号が、普込または読出を含む動作モードの情報を含んでいる構成としてある。半導体配憶装置をこのような構成とすると、脅込または読出等の動作モードを別の信号線を介して出力する必要がなくなり、少ない配線によりメモリセルの脅込および読出を行なうことができる。

【0038】請求項21記載の半導体記憶裝置は、マトリックス状に配置された複数個のトンネル磁気抵抗案子からなるメモリセルアレイと、一方向に並んだメモリセルに対して電流を流す複数本のピット線と、ビット線を横切るように他方向に並んだメモリセルに対して電流を流す複数本のワード線と、を備えており、選択されたメモリセルに対して、Xデコーダによりワード線を選択して、メデコーダによりピット線を選択して、以アコーダによりピット線を選択して、より、そのアータ部よびワード線に電流を流すことに放場により、といりに位置する当該メモリセルに対して合成磁場によって、各込電流源の出力電流の温度依存性が、選択メモリセルの磁化反転特性の間の値として設定される構成としてある。半

導体記憶装置をこのような構成とすると、会込置流源の 出力電流の温度依存性が選択メモリセルの磁化反転特性 の温度依存性と非選択メモリセルの磁化反転特性の間の 値として設定されることにより、奮込電流源の出力電流 が、メモリセルの磁化反転特性が持つ負の温度依存性に 適した温度依存性を有することになるので、非選択メモ リセルの反転磁場と配線の生成する磁場の割合が温度に 関係なく一定にある。従って、所謂ディスターブが発生 しにくくなるので、温度上昇と共に奮込マージンが小さ くなるようなことはなく、所定の舎込マージンを確保す ることができる。

【0039】請求項22記載の半導体記憶装置は、普込 電流源回路の出力電流の温度依存性が、基準電位回路の 電圧により生成されると共に、上記基準電位回路の一部 が、パンドギャップリファレンス回路である構成として ある。半導体記憶装置をこのような構成とすると、半導 体記憶装置で一般に使用されている基準電圧生成用のパ ンドギャップリファレンス回路を流用することができる ので、基準電圧発生回路を新たに作成する必要がなく、 回路面積を小さくすることができると共に、既に確立し ている回路やプロセスを利用することができるので、開 発が短時間で済み、信頼性の高い半導体記憶装置を構成 することができる。

【0040】 謂求項23記載の半導体記憶装置は、上記 基準電位回路が、抵抗素子としてトンネル磁気抵抗素子 を使用している構成としてある。半導体記憶装置をこの ような構成とすると、メモリセルの反転電流の温度依存 性と客込電流源の客込電流の温度依存性とがプロセスパ ラツキによって設計値からずれる可能性が小さくなり、 歩留まりが向上することになる。

【0041】請求項24記載の半導体記憶装置は、マト リックス状に配置された複数個のトンネル磁気抵抗素子 からなるメモリセルアレイと、一方向に並んだメモリセ ルに対して電流を流す複数本のピット線と、ピット線を 横切るように他方向に並んだメモリセルに対して電流を 流す複数本のワード線と、を備えており、選択されたメ モリセルに対して、Xアコーダによりワード線を選択 し、Yデコーダによりピット線を選択して、選択したビ ット線およびワード線に電流を流すことにより、その交 点に位置する当該メモリセルに対して合成磁場によりデ ータ香込を行なうようにした半導体記憶装置であって、 読出回路の出力電圧の温度依存性が、メモリセルのトン ネル磁気抵抗素子の温度依存性に合わせ込んで設定され る構成としてある。半導体記憶装置をこのような構成と すると、銃出回路の出力電圧が、メモリセルの磁気抵抗 素子の温度および電圧依存性が持つ負の温度依存性に透 した適正電圧に設定されるので、任意の温度においてセ ンス電流が最大となり、読出マージンを大きく保持し、 所定の読出マージンを確保することができる。

回路の出力電圧の温度依存性が、基準電位回路の電圧に より生成されると共に、上記基準電位回路の一部が、パ ンドギャップリファレンス回路である構成としてある。 半導体記憶装置をこのような構成とすると、半導体記憶 装置で一般に使用されている基準電圧生成用のパンドギ ャップリファレンス回路を流用することができるので、 査準電圧発生回路を新たに作成する必要がなく、回路面 **穡を小さくすることができると共に、既に確立している** 回路やプロセスを利用することができるので、開発が短 時間で済み、信頼性の高い半導体記憶装置を構成するこ とができる。

【0043】請求項26記載の半導体記憶装置は、上記 パンドギャップリファレンス回路が、抵抗素子としてト ンネル磁気抵抗索子を使用している構成としてある。半 導体記憶装置をこのような構成とすると、メモリセルの 反転電流の温度依存性と読出回路の読出電流の温度依存 性とがプロセスパラツキによって設計値からずれる可能 性が小さくなり、歩留まりが向上することになる。

【0044】請求項27記載の半導体記憶装置は、半導 体記憶装置が、MRAMであって、読出時のメモリセル 電流が10<sub>4</sub>A程度である構成としてある。半導体記憶 装置をこのような構成とすると、半導体記憶装置がMR AMの場合であっても、奮込マージン及び読出マージン を確保することかできる。

【0045】請求項28配載の半導体配憶装置は、温度 依存性の設定を行なう温度補償回路が、サブスレッショ ルド電流を用いる構成としてある。半導体記憶装置をこ のような構成とすると、温度依存性の設定が確実に行な われることになり、安定して各込マージン及び読出マー ジンを確保することかできる。

【0046】請求項29記載の半導体記憶裝置は、温度 依存性の設定を行なう温度補償回路が、出力電流の温度 依存性を調整し得るトリミング回路を有している構成と してある。半導体記憶装置をこのような構成とすると、 簡単な構成により、容易に出力電流の温度依存性を調整 することができる。

#### [0047]

【発明の実施の形態】 [第一の実施の形態] 以下、本発 明の実施の形態について、図面を参照して説明する。ま ず、本発明の半導体記憶装置の第一の実施形態につい て、図1~図13を参照して説明する。図1は、本実施 形態による半導体記憶装置の構成を示すブロック図であ

【0048】図1に示すように、半導体記憶装置10 は、マトリックス状に配位された複数個のメモリセル1 1と、個々のメモリセル11に対してアータ啓込を行な うための舎込電流源12,13と、個々のメモリセル1 1 についてデータ読出を行なうための読出電源14およ びセンスアンプ15と、を含んでいる。なお、図1は、 【0042】爾求項25記載の半率体記憶装置は、読出 50 半導体記憶裝置10における否込時の状態を示してお

り、メモリセル11aの書込を行なう際に、オンとなるセレクタ、トランジスタ等が太線で示されている。ここで、香込電流源12からメインワード線セレクタ38、メインワード線32aおよびワード線29を介して、メモリセル11aに電流が流れ、また、奮込電流源13からメインピット線セレクタ35、メインピット線31aおよびピット線22を介して、メモリセル11aに電流が流れ、メモリセル11aに電流が流れ、メモリセル11aに対して音込が行なわれるようになっている。

【0049】各メモリセル11の構成について、図2を 10 参照して説明する。図2において、メモリセル11は、 シリコン基板20上に層間膜21aを介して形成された 複数本の横方向に互いに平行に延びる複数本のピット線 (BL) 22と、ピット線22上にコンタクト23を介 してマトリックス状に配置されたピン層固定用反強磁性 体層24と、その上に順次に形成された強磁性体からな るピン屋25,トンネル絶縁膜26および強磁性体から なるフリー唇27と、その上にコンタクト28を介して 形成された紙面に垂直な方向に互いに平行に延びる複数 本のワード線(WL) 29と、これらを覆う層間膜21 bと、から構成されている。ここで、個々のメモリセル 11は、上述したピン屋25,トンネル絶縁膜26およ ぴフリー層27からなる個々のTMR索子30により標 成されており、互いに直角に延びる階層化されたビット 線22とワード線29の交点の部分に形成されることに より、マトリックス状に配置されることになる。そし て、各メモリセル11は、図3の等価回路に示すよう に、それぞれ可変抵抗として表わされる。

【0050】ここで、上記ピット級22は、所定本数のワード級29と交差するように、縦方向に関して分割して、Xブロックを構成するように配置されている。同様に、上記ワード線29は、所定本数のピット線22と交差するように、横方向に関して分割して、Yブロックを構成するように配置されている。

【0051】さらに、上記半導体記憶装置10は、上記 ピット線(BL)22に対して直交するように階層化し て配置されたメインビット線(MBL)31を備えてお り、また上記ワード線(WL)29に対して直交するよ うに階層化して配置されたメインワード線(MWL)3 2を備えている。図1に示す場合、各ピット線22の上 40 端に対して、それぞれメインビット線31aが、上方の スイッチングトランジスタ33aを介して接続されてい る。各ビット線22の下端は、それぞれ下方のスイッチ ングトランジスタ33bを介して終端電源(図示せず) に接続されている。そして、このスイッチングトランジ スタ33bは、そのゲートが下方のメインピット線31 bに対して接続されている。そして、上方のメインビッ ト線31aは、左端がメインピット線セレクタ35に接 **続されており、下方のメインワード線31bは、左端が** Yブロックデコーダ36に接続されている。

16

【0052】また、図1に示す場合、各ワード線29の左端に対して、それぞれメインワード線32aが、左方のスイッチングトランジスタ34aを介して接続されている。各ワード線29の右端は、それぞれ右方のスイッチングトランジスタ34bを介して終端電源(図グインジスタ34bは、そのゲートが右方のメインワード線32aは、上端がメインワード線32bは、上端がメインワード線32bは、上端がメインワード線32bは、上端がメインワード線32bは、上端がメインワード線32bは、上端がメブロックデコーダ39に接続されている。

【0053】さらに、メインワード線32a,32bの間において、各ピット線22に沿ってメインワード線32cが配置されており、これらのメインワード線32cは、各ピット線22の上端に接続されたスイッチングトランジスタ33aのゲートに接続されている。そして、これらのメインワード線32cは、上端がYデコーダ40に接続されている。

【0054】上記審込電流源12および設出電源14 は、共に上記メインワード線セレクタ38に接続されて おり、また上記舎込電流源13およびセンスアンブ15 は、共に上記メインピット線セレクタ35に接続されて いる。なお、舎込電流源12は、双方向電源であり、ま た舎込電流源13は、単方向電源である。

【0055】 このようにして、メインビット線セレクタ35, Yプロックデコーダ36およびYアコーダ40により、Yセレクタ回路18aが構成され、またメインワード線セレクタ38, Xプロックデコーダ39およびXアコーダ37により、Xセレクタ回路18bが構成されることになる。また、メインビット線31bにゲートが接続されたトランジスタ39により、Y終端回路19aが構成され、メインワード線32bに接続されたトランジスタ34bにより、X終端回路19bが構成されることになる。

【0056】この場合、非選択のビット線22およびワード線29は、図示しない終端電源の電圧Vtermになっている。ここで、電圧Vtermは、外部電圧である音込電流源12,13の電圧Vcc(例えば2.5 V)と接地電位GND(例えば0V)の中間電圧、例えば0.8 Vである。なお、電圧Vtermが、電圧Vccと接地電位GNDのちょうど中間でないのは、ソース電位が高くなると電流が流れにくくなる単体のNMOSトランジスタをセレクタとして使用しているためである。

【0057】図4は、上記半導体記憶装置10の配線の 寄生抵抗を含む哲込回路系の回路図を示しており、メモ リセル11aの哲込を行なう際に、オンとなるセレク タ,トランジスタ等が太線で示されている。図4におい て、ピット線22は、メインピット線セレクタ35, Y デコーダ40およびYブロックデコーダ36によって選

択される。Yデコーダ40には、一部のXアドレスの論 理が合まれており、X側のプロック選択信号が入力され ている。また、Yブロックデコーダ36には、信号RE ADが入力されており、信号31bが活性化される読出 モード時に、選択プロックのピット線22を音込終端に 接続しないようにしている。なお、各込モード時には、 配線の寄生抵抗によって、ワード線29とピット線22 の間に電位差が生じ、メモリセル11に電流が流れるこ とになる。しかしながら、メモリセル 1 1 は約 1 M Ω の 抵抗値を有しており、舎込電流は約2mAであることか ら、メモリセル11でリークする電流は1μΑ以下とな る。したがって、このリーク電流がメモリセル11の音 込動作に影響を与えるようなことはない。

【0058】ここで、奮込電流源13から遠いビット線 2 2 に書込電流を流す場合、配線の寄生抵抗が大きくな るので、電圧降下が大きくなる。他方、半導体記憶装置 10中の部品として構成される舎込電流源13は、図5 に示すように、簡単な構成が採用されている。以下、存 込電流源13の動作を、図5の下半分に示されている

「O」を書き込むためのNMOSにより構成された側の みに関して説明する。なお、図5の上半分に示されてい る「1」を含き込むためのPMOSにより構成された側 は、動作が反転しているだけで同様であるので、説明を 省略する。図5において、基準電圧Vrefの電位と抵 抗素子520の抵抗値で決まる基準電流が、カレントミ ラー回路を介して、トランジスタ505からトランジス タ500,・・・,503,504に流れる。トランジ スタ504の電流駆動能力は、基本的な電流値が生ずる ように設定されている。

【0059】また、トランジスタ500~503は、ト ランジスタ特性のバラツキ分,磁性特性(アステロイド 特性)のパラツキ分そして普込電流源13の出力インピ ーダンスが寄生抵抗により変化して出力電流が影響を受 ける分を調整できるように、例えば16段階で電流を調 整できるようになっている。基本分の出力トランジスタ 504は、最も大きい駆動能力を必要とするので、例え ばゲート長(所謂L)が設定ルールで許される最小のも のが採用される。これに対して、他の出力トランジスタ 500~503は、調整用であり、正確な電流能力比 (例えばトランジスタ501は、トランジスタ500の 二倍、トランジスタ502は、トランジスタ500の4 倍、トランジスタ503は、トランジスタ500の8 倍) が必要であるので、ゲート長のパラツキが見えなく なる程度の大きなゲート長のものが採用される。ここで は、トランジスタ504では、ゲート長L=0.  $25\mu$ 血であり、他のトランジスタ500~503は、ゲート 長L=0.  $5\mu$ mである。これにより、容込電流源 13は、図6に示すようなMOSトランジスタの飽和特性 (飽和領域が狭く、かつ平坦でない) の影響を低減し

キが小さく、正確な電流が出力されることになり、より 小さな面積で大きな電流を正確に流すことができる。な お、図5の上半分に示されている「1」を書き込むため のPMOSにおけるトランジスタ515,510,・・ ・513,514も、同様に構成されている。

18

【0060】このようにして、「0」を普き込む場合、 信号WCNが、また「1」を含き込む場合には、信号W CPが活性化され、その際電流の調整は、信号RGD0 ~RGD7により行なわれる。この場合、トランジスタ 特性のバラツキ分、磁性特性のバラツキ分に関しては、 調整すべき量がメモリセル11のアドレスに依存せず一 定であるが、寄生抵抗による出力電流の変化分に関して は、調整すべき量は一定ではない。したがって、信号R GD0~RGD7を決定する回路には、メモリセルのア ドレスを入力する必要がある。

【0061】この信号RGD0~RGD7を決定する回 路(以下、第一の回路という)は、例えば図7に示すよ うに構成されている。図7において、第一の回路60 は、信号RGDO~RGD7に対応して、それぞれ四つ のレジスタ61と、四つのレジスタ61の出力を加算出 力するアンド回路61aと、を備えている。各レジスタ 61には、それぞれセルアレイを選択するための信号の 上位アドレスであるX8, X9およびその反転信号であ るX8B.X9Bの組合せが入力されており、これらの 上位アドレスの組合せによって、レジスタが選択される ことになる。そして、選択されたレジスタは、それぞれ 「0」または「1」に対して、それぞれのアドレスに適 した電流が書込電流源13から出力されるような信号R GD0~RGD7を出力するようになっている。レジス 夕回路の値は、メモリLSIの製造時の出荷前の機能試 験において、仮設定され、マージンをもって普込可能で あるか否かの試験をした後に、設定される。

【0062】これらのレジスタは、例えば図8に示すよ うに犐成されている。図8において、レジスタ61は、 互いに直列に接続された複数個(図示の場合、8個)の 記憶素子としてのTMR菜子62から構成されており、 図9に示すように、電源立ち上げ時にチップ内部で生成 される信号レATおよびACTにより、TMR素子62 の中間節点Nlの値をD-フリップフロップ回路63に ラッチするように構成されている。ここで、上記TMR 案子62は、図10に示すように、端子に印加される電 圧に依存して特性が変化する。すなわち、通常のメモリ セルでは、電流を検出するので、電流差が最大(約20 %) になるように、端子電圧が0.3~0.5 V程度に 設定される。しかしながら、端子電圧が低いほど出力電 圧の比(抵抗の比,所謂MR比)が高くなる、例えば端 子電圧 O V の近傍では、約40%になるので、TMR素 子62を直列に配列し、電源側とGND側で逆の値を告 を込むことにより、CMOSレベルに近い信号が得られ て、最終的に調整を行なう調整部分の電流能力のパラツ 50 ることになる。なお、この回路では、簡略化のために、

各TMR素子62の書込用の回路は省略されている。このようなレジスタ61は、TMR素子62が二個以上必要になるが、センスアンプを必要としないことから、回路を簡略化することが可能である。

【0063】さらに、上述した半導体配慢装置10においては、図11に示すように、メモリセル11からなるセルアレイ16に接続される終端電源17に、テスト用外部出力パッド17aが設けられている。これにより、電流測定モードにおいて、活性化される信号TEが活性化されている間、終端電源17の電源回路が不活性となり、舎込電流源13の電流値が、このテスト用回部出力パッド17aにより直接に測定され得る。このようにして、舎込試験だけでなく、電流値を直接に測定することが可能になる。

【0064】図12は、図1に示した半導体記憶設置10における読出時の状態を示しており、メモリセル11aの設出を行なう際に、オンとなるセレクタ。トランジスタ等が太線で示されている。ここで、競出電ド線32年ンワード線29を介して、メーリセル11aにが流れ、その際他のメモリセル11にも電流が流れ、そののとき、オリセル11に流が流れを回路により示すようにに流れるので、は近半で、減算回路15aによりでなるで、大力に変換し、電流値を被分回路15cによりデジタル電流値に変換し、電流値を検出するようになっている。

【0065】その際、このデジタル電流値が個々のメモ リセル11の特性パラツキに影響されないように、上記 デジタル電流値を一旦電流値レジスタ15eに保存して おく。そして、当該メモリセル11aに「0」を奮き込 んだ後、再度同様にして電流値を読み出して、この再度 読み出したデジタル電流値と電流値レジスタ15eに保 存されたアジタル電流値とを比較器15dにより比較す る。ここで、比較器15dは、このアジタル電流値の差 が誤差範囲を越えている場合には、メモリセル11aの データは、「1」と判定し、誤差範囲内である場合に は、メモリセル112のデータは、「0」と判定する。 その際、上記誤差範囲は、基準値レジスタ 1 5 f に保存 されている。このようにして、所謂自己リファレンス方 式によって、「0」または「1」の判定が、メモリセル の特性パラツキに影響されることなく、正確に行なわれ ることになる。

【0066】この場合、メインピット線31とピット線22が互いに直交して配置されていることから、メインピット線セレクタ35が、メモリセル11を構成するメモリセルアレイ16の間に設ける必要がない。これによ

20

り、メインビット線セレクタ35を構成するトランジスタ35a(図4参照)は、チップサイズに殆ど影響を与えることなく、大きくすることができ、含込電流を安定して流すことができる。

【0067】 [第二の実施の形態] 図14は、本発明による半導体記憶装置の第二の実施形態の構成を示すプロック図である。図14において、半導体記憶装置70は、図1に示した半導体記憶装置10とほぼ同様の構成であるので、同じ構成要素には同じ符号を付して、その説明を省略する。

【0068】図14において、半導体記憶装置70は、図1に示した半導体記憶装置10と比較して、メインビット線セレクタおよびYセレクタ回路そして書込電流源が異なる構成になっている。なお、図14は、半導体記憶装置70における音込時の状態を示しており、メモリセル11aの音込を行なう際に、オンとなるセレクタ,トランジスタ等が太線で示されている。

【0069】メインビット線セレクタ71は、各メインビット線31a,31bの双方に接続されており、Yブロックデコーダ72は、さらにメインビット線31d,31eに接続されている。そして、これらのメインビット総31d,31eは、それぞれトランジスタ33a,33bのゲートに出力が接続されたNANDゲート73の他方の入力端子に接続されており、これらのNANDゲート73の他方の入力端子は、それぞれメインワードの表力がよれている。この場合、各ピット線2とに接続されている。この場合、各ピット線2に接続されておらず、メインビット線31bに接続されることにより、他の接地電位とは分けられた内部接地電位Gtermに保持されることになる。

【0070】また、普込電流源74は、図15に示すように、電流を流す方向のみの片方向電源であって、出力部はPMOSのみによって構成されており、舎込電流源13と比較してより小型に小面積に形成されている。そして、舎込データの「0」または「1」は、舎込電流 74からの出力電流によって行なわれるのではなく、メインピット線セレクタ71による相補のメインピット線セレクタ71による相補のメインピット線セレクタ71による相補のメインピット線セレクタ71による相補のメインピット線であることが第一の回路60も、中間節点N1が不要であることから、約半分のTMR 東子62により構成され得ることになり、小面積に構成され得る。

【0071】図16は、上記半導体記憶装置70の舎込回路系を含む回路図を示している。図16において、舎込データ信号DATAおよびその反転信号DATABによって、相補のメインビット線31 aまたは31bの一方が選択され、他方は終端電位に固定される。このような構成によって、メインビット線セレクタ71のNMOSトランジスタのソース・ゲート間電位がほぼ電源電圧

と同じにすることが可能であるので、セレクタ71のトランジスタ71aを小さくすることができ、メモリセル16内にNANDゲート73による増加面積を補償することになる。この場合、メインビット線31を流れる電流の距離がほぼ二倍になることから、メインビット線31d、31eによる配線の寄生抵抗の影響が、図1の半導体記憶装置10の場合と比較して大きくなる。このため、図1の半導体記憶装置10におけるメモリセル11のアドレスによる電流の調整がより厳密に行なわれる必要がある。

【0072】図17は、上記半導体記憶装置70の銃出時の状態を示すプロック図である。図17において、読出モード時に活性化されるトランジスタが太線によりたれている。この場合、読出時に活性化される銃出に活性化されるが、データに拘わらず双方のメインビット線31a,31bが使用される。そして、メインビジスタ71は、ワード線29の両側がオン状態にからなるため、トランジスタ71aあたりの電流が約半分にからなるため、トランジスタ71aあたりの電流が約半分になるため、トランジスタ71aあたりの電流が約半分になるため、トランジスタ71aあたりの電流が約半分によりでが減少して、TMR素子からなるメモリセスを1に印加する電圧をより正確に対して、TMR素子の場合により変化するので、TMR素子の動作マージンを向上させることができる。

【0073】さらに、この場合、普込電流源74による 香込電流を正確に測定するために、図18に示すよう に、通常のGND外部端子パッド16bとは別に、メモ リセルアレイ16の内部接地電位Gtermを引き出す ための香込終端専用GND外部端子パッド16cが設け られている。この香込終端専用GND外部端子パッド1 6cによって、出荷前にウェハ状態で、香込電流源74 の調整を行なう際に、舎込電流源74の電流値を正確に 測定することができる。

【0074】 [第三の実施の形態] 図19は、本発明による半導体記憶装置の第三の実施形態の構成を示すプロック図である。図19において、半導体配憶装置80は、図14に示した半導体記憶装置70とほぼ同様の構成であるので、同じ構成要素には同じ符号を付して、その説明を省略する。

【0075】図19において、半導体記憶装置80は、図14に示した半導体記憶装置70と比較して、メインピット線セレクタおよびYセレクタ回路そして普込電流派が異なる構成になっている。なお、図19は、半導体記憶装置80における普込時の状態を示しており、メモリセル11aの舎込を行なう際に、オンとなるセレクタ、トランジスタ等が太級で示されている。

【0076】メインピット級セレクタ81は、各メインピット線31a.31bの双方に接続されており、Yプロックアコーダ82は、さらにメインピット線31aの外側に設けられたメインピット線31dに接続されてい 50

る。そして、メインビット線31 dは、それぞれトランジスタ33 a のメインピット線31 a とは反対倒とGN D間に接続されたNMOSトランジスタ83のゲートに出力端子が接続されたNORゲート84の一方の入力端子に接続されており、これらのNORゲート84の他方

子に接続されており、これらのNORゲート84の他方の入力端子は、メインワード線32cに接続されている。

【0077】この場合、各ピット線22は、その下端が、メインピット線31bに接続されている。これにより、非選択のメモリセル11に対応するピット線22がNORゲート84によりオンされるNMOSトランジスタ83を介して、他の接地電位とは分けられた内部接地 電位Gtermに保持されるようになっている。

【0078】この場合、上述した第二の実施形態である 半導体記憶装置70と比較して、各ピット線22の両端 における回路構成が異なることにより、レイアウトが困 難になるが、より少ないトランジスタ数により、メイン ピット線セレクタ81を構成することができるので、小 面積で構成することができる。

【0079】図20は、上記半導体配憶装置80の奮込回路系を含む回路図を示している。図20において、普込データ信号DATAおよびその反転信号DATABによって、メインビット線31aがオンされ、メインビット線31bは終端電位に固定される。このような構成によって、図14に示した第二の実施形態の半導体記憶装置70と同様に、メインビット線31を流れる電流の距離がほぼ二倍になることから、メインビット線31d、31eによる配線の寄生抵抗の影響が、図1の半導体記憶装置10の場合と比較して大きくなる。このため、図1の半導体記憶装置10におけるメモリセル11のアドレスによる電流の調整がより厳密に行なわれる必要がある。

【0080】図21は、上記半導体記憶装置80の読出 時の状態を示すプロック図である。図21において、誤 出モード時に活性化されるトランジスタが太線により示 されている。この場合、読出時に活性化される読出信号 READにより、データに拘わらず双方のメインピット 線31a,31bが使用される。そして、メインビット 線セレクタ81は、ワード線29の両側がオン状態とな るため、トランジスタ81aあたりの電流が約半分にな る。したがって、メインビット線セレクタ81における 電圧降下が減少して、TMR案子からなるメモリセル1 1 に印加する電圧をより正確に制御できることになる。 【0081】 [第四の実施の形態] 図22は、本発明に よる半導体記憶装置の第四の実施形態の構成を示すプロ ック図である。図22において、半導体記憶装置90 は、図14に示した半導体記憶装置70とほぼ同様の構 成であるので、同じ構成要素には同じ符号を付して、そ の説明を省略する。

【0082】図22において、半導体記憶装置90は、

図14に示した半導体記憶装置 70と比較して、メモリセルおよびX終端回路が異なる構成になっている。なお、図22は、半導体記憶装置 90における書込時の状態を示しており、メモリセル112の書込を行なう際に、オンとなるセレクタ,トランジスタ等が太線で示されている。

【0083】この場合、メモリセル91は、図23に示すように、シリコン差板20上にて、拡散層20aを介して形成されたコンタクト23上に、順次にピン層固定用反強磁性体層24,ピン層25,トンネル絶縁膜26,フリー層27およびコンタクト28が積層されTMR素子が構成されていると共に、コンタクト28上にピット線22が形成されている。さらに、このメモリセル91においては、ワード線29が、杏込ワード線29aと読出ワード線29bに分けられている。そして、これらの舎込ワード線29aと読出ワード線29bに分けられていると共に、これらの間にGND線29cが形成されている。

【0084】このメモリセル91は、図24に示すように、可変抵抗による等価回路で表わされており、その客込ワード線29aが、左端がトランジスタ92を介してメインワード線に接続されており、このトランジスタ92のゲートは、メインワード線32cに接続されている。また客込ワード線29aの右端は、直接に終端電源に接続されている。また、読出ワード線29bには、NANDゲート93の出力端子が接続されており、このNANDゲート93の一方の入力端子は、メインワード線31cに接続されている。

【0085】このような構成によれば、ピット線22の 選択は、図14に示した第二の実施形態による半導体記 意装置70と同様であり、また舎込ワード線29aの選 択は、各舎込ワード線29aの左端に接続されたトラン ジスタ92により行なわれる。この場合、メモリセル9 1の読出方法に拘わらず、メモリセル91の舎込を行な うことができるので、データ書込に関しては、図19に 示した第三の実施形態による半導体記憶装置80に適用 することも可能である。

【0086】図25は上記半導体記憶装置90の読出時のプロック図、図26は上記半導体記憶装置90の配線の寄生抵抗を含む普込回路系の回路図を示しており、メモリセル91aの読出を行なう際に、オンとなるセレクタ,トランジスタ等が太線で示されている。センスアンプ15からメインビット線31a,ビット線22を介して、メモリセル91aのGND線29cに信号電流が流れ込み、センスアンプ15は、この信号電流を基準電流と比較して、基準電流より大きい場合には「0」と判定し、小さい場合には「1」と判定する。

【0087】 [第五の実施の形態] 図27は、本発明に よる半導体記憶装置の第五の実施形態の構成を示すプロ 50 2

ック図である。図27において、半導体記憶装置100 は、図19に示した第三の実施形態による半導体記憶装 置80の変形例であって、同じ構成要素には同じ符号を 付して、その説明を省略する。図27において、半導体 記憶装置100は、図19に示した半導体記憶装置80 と比較して、NORゲート84およびNMOSトランジ スタ83を除いた点が異なる構成になっている。なお、 図27は、半導体配憶装置100における読出時の状態 を示しており、メモリセル11aの読出を行なう際に、 オンとなるセレクタ,トランジスタ等が太線で示されて いる。

【0088】この場合、非選択のピット線22がトランジスタ33aにより駆動されない。そして、ピット線22は、メモリセル11を介してワード線29に接続され、ワード線29は、図示しない普込終端電源に直接に接続されている。メモリセル11の抵抗値が高く、メモリセル11の動作時間が遅くても構わない場合には、このようにメモリセル11を介して、非選択時の電位を供給するように構成することも可能である。

【0089】 [第六の実施の形態] 図28は、本発明に よる半導体記憶装置の第六の実施形態の構成を示すプロ ック図である。図28において、半導体記憶装置110 は、図19に示した第三の実施形態による半導体配憶装 置80の変形例であって、同じ構成要素には同じ符号を 付して、その説明を省略する。図28において、半導体 記憶装置110は、図19に示した半導体記憶装置80 と比較して、Xブロックデコーダ39の代わりに、もう 一つのメインワード線セレクタ38を設けて、メインワ ード線32a,32bを相補の構成にしたものである。 なお、図28は、半導体記憶装置110における普込時 の状態を示しており、メモリセル11aの舎込を行なう 際に、オンとなるセレクタ、トランジスタ等が太線で示 されている。ここで、ワード線29は、その右端が図示 しない奢込終端電源に直接に接続されるのではなく、メ インワード線32bに接続されている。

スに依存して、調整することが望ましい。

【0091】図30は、上記半導体記憶装置110の読出時の状態を示すプロック図であり、メモリセル11aの読出を行なう際に、オンとなるセレクタ,トランジスタ等が太線で示されている。読出時には、メインピット線31a,31bと同様にして、相補の双方のメインワード線32a,32bが使用されることになる。

【0092】 [第七の実施の形態] 図31は、本発明に よる半導体記憶装置の第七の実施形態の構成を示すプロ ック図である。図31において、半導体記憶装置120 は、図19に示した半導体記憶装置80とほぼ同様の構 成であるので、同じ構成要素には同じ符号を付して、そ の説明を省略する。

【0093】図31において、半導体記憶装置120は、図19に示した半導体記憶装置80と比較して、メインピット線セレクタ、YブロックレコーダおよびY終端回路、X終端回路が異なる構成になっている。メインピット線セレクタ121a、121bと、一つの試出メインピット線セレクタ121cと、から構成されている。套込メインピット線セレクタ121、121bは、メインピット線31a、31bに接続されている。

【0094】これに対して、読出メインビット線セレク タ121cは、メインビット線31bの外側に設けられ たメインピット線31fに接続されており、このメイン ピット線31fは、トランジスタ33bとは別に設けら れたトランジスタ33cを介して、ビット線22の下端 に接続されている。これは、トランジスタ33bが数m Aの普込電流を確保するためにゲート幅が大きく、ソー ス・ドレイン間の寄生容量が読出時に無視できなくなる ことから、読出時専用のゲート幅の小さいトランジスタ 33cを設けることにより、トランジスタのソース・ド レイン間の寄生容量の影響をできるだけ低減するためで ある。ここで、上記トランジスタ33cは、NORゲー ト122の出力端子がゲートに接続されており、NOR ゲート122は、その一方の入力端子がメインワード線 29に接続されていると共に、他方の入力端子が、Yブ ロックデコーダ82に接続された読出専用の二重メイン ピット線31g1,31g2に接続されている。さら に、各ピット線の右端に接続されたトランジスタ34b のゲートは、共通のNANDゲート123の出力端子に 接続されており、このNANDゲート123の一方の入 力端子は、メインワード線32bに接続されていると共 に、他方の入力端子がNANDゲート124を介して、 上記二重メインピット線31g1,31g2に接続され ている。これにより、チップ面積は大きくなるが、読出 の高速化が可能になる。

【0095】さらに、この場合、Yデコーダ40の出力が、ビット線22の二本あたりに一本配置されている。 そして、Yプロックデコーダ36に対して、信号Y0を 入力して、読出時のブロック選択信号RTXAおよび奪 込時のプロック選択信号WTXAを、二本一組にしてY 0の論理信号を加えるようにしている。

【0096】図32は、上記半導体記憶装置120の書 込回路系を含む回路図を示している。図32において、 審込データ信号DATAおよびその反転信号DATAB によって、相補のメインピット線31a, 31bの一方 が選択され、他方は終端電位に固定される。これによ り、図14に示した第二の実施形態による半導体記憶装 10 置70と同様にして、メモリセル11aの舎込が行なわ

れる。 【0097】図33は、上記半導体記憶装置120の統出回路系を含む回路図を示している。図33において、読出時に活性化される説出信号RBADにより、読出すいた。以メインピット線セレクタ121cが読出専用のメインツト線31fを介して、さらに読出専用のゲート幅のメインリンジスタ33cを介して、メモリセル11aをいたランジスタ33cを介して、メモリセル11aをかいた。これにより、ドレインの寄生容量の影響を排除して、正確なメモリセル11aのデータ読出を行なうことができる。また、ブロックのデータ読出を行なうことができる。また、ブロックののデータ読出を行なうことができる。また、フロット線22の本数が実質的に半分にされ得るので、負荷が軽減され、アクセス時間の高速化を図ることができる。

【0098】これに対して、図34〜図51は、本発明による温度補償を行なう半導体配憶装置の実施形態を示している。

【0099】 [第八の実施の形態] まず、図34は、本 発明による半導体記憶装置の第八の実施形態の會込回路 系を示すプロック図である。図34において、半導体記 憶装置130は、セルアレイ16, Xセレクタ18b, Yセレクタ18a,X終端回路19b,Y終端回路19 a,雪込電流源12,13を備えていると共に、本実施 形態の特徴である温度補償電圧源回路131を備えてい る。ここで、上記Xセレクタ18b,Yセレクタ18a の一つのゲート,X終端回路19b,Y終端回路19a は、図示しない制御回路により活性化されると共に、温 度補償電圧源回路131より生成された出力電圧により 香込電流源12,13が動作して、普込電流を所望のメ モリセルに対して流すようになっている。なお、図34 は、半導体記憶裝置130における否込時の状態を示し ており、メモリセル11aの奢込を行なう際に、オンと なるセレクタ、トランジスタ等が太線で示されている。 【0100】上記温度補償電圧源回路 131は、一般的 なLSIの動作補償範囲が0℃~80℃であると共にパ ッケージ内ではさらに高温になることから、使用中に 1 0 0 ℃の温度差に対応できるように、高温における反転 磁化すなわち含込電流を減少させるためのものであり、 図35に示すように、基準電圧回路により構成されてい

る、すなわち三つのダイオードD0, D1, D2と、ト ランジスタMP1, MP2, MP3, MN1, MN2と を含むパンドギャップリファレンス回路として構成され ており、上記ダイオードDO, D1, D2は、それぞれ 温度上昇と共に、約−2mV/℃の割合でパンドギャッ プ電圧が減少する特性を有している。これにより、温度 上昇に伴って、トランジスタMN 1, MN 2 のソース電 位が低下して、カレントミラー電流Iが増加する。この カレントミラー電流よは、

#### 【数1】

### $l=k_BT \ln(N)/R1$

で与えられる。ここで、Nは、kbはポルツマン定数。 q は電荷素量である。したがって、抵抗 R 2 の両端の電 圧が温度と共に上昇することになり、基準配圧Vref は、

#### 【数2】

Vrof=VF+kB T/q-(R2/B1) in(N)

で与えられ、式(2)の第一項の負温度係数及び第二項 の正温度係数により、基準電圧Vrefは、抵抗R1, R2の定数の選択により、任意の範囲の負特性または正 特性を有することができる。

【0101】このようにして、温度補償電圧源回路13 1は、その出力する基準電圧Vrefに意図的に温度依 存性を持たせるようになっている。そして、この基準電 圧Vrefを電圧変換回路132により電圧変換するこ とにより、二つのパラメータ r 1 (= (R 1/R 2)), r2(=R4/R3))を有する出力包圧Vo

#### 【数3】

### $V_{out} = (1+R4/R3)V_0 - (R4/R3)V_{ref}$

を生成することができる。ここでV0は通常の温度補償 回路で生成した温度依存性のない一定電圧である。な お、上記抵抗R2,R4は、実際には、トリミング回路 として構成され、トリミングできるようになっている。 このようなトリミング回路は、具体的には図36に示す \*

 $P(l_B, l_{\overline{x}}) = \left[\int_{-\infty}^{\infty} l_B f(x, \mu, \sigma; l_{\overline{x}}) dx\right] \left[l - \int_{-\infty}^{\infty} l_B f(x, \mu, \sigma; 0) dx\right]^{\frac{1}{N}}$ 

で与えられる(N=103)。実際の測定により得られ た分布関数を用いて、これを計算すると、図39にて黒 いマークで示すようになる。ここで、縦軸は、不良セル すなわち1Gb×P(Iw,Ib)であり、숌込不可メ モリセルまたは誤客込されたメモリセルの数を意味す る。横軸は、標準偏差  $\epsilon$  であり、ビット線のみでの反転 電流の平均値で規格化されている。

【0105】図39から、従来のように温度に依存しな い替込電流が流れる回路を用いた場合には、100%b i t-passを得るためには、25℃においてσ<6 %が必要であるが、 $\sigma = 5$ %としても、50  $^{\circ}$ 0, 75  $^{\circ}$ 0

\*ように、互いに並列に接続された抵抗及びトランジスタ をN個直列に接続することにより構成されている。これ により、選択されたトランジスタTをオンさせることに より、当該トランジスタTに並列接続された抵抗Rを短

絡させて、全体として適宜の抵抗値が得られるようにな っている。

【0102】そして、温度補償電圧源回路131からの 出力電圧Voutが出力されると、春込電流源12,1 3は、図37に示すように、電流出力回路を構成するト 10 ランジスタのゲートに対して、出力電圧Vout及びV οut-ΔVを印加することにより、ゲート電圧の温度 変化による変動によって、所望の温度依存性を備えた普 込電流を出力するようになっている。

【0 1 0 3】 具体的には、例えばVfの姿動をー2mV /で, r1=10とし、r2=0.6,1.6,2.6 と変動させたときの普込電流の温度依存性は、図38に 示すようになる。ここで、破線は温度依存性のない従来 の舎込電流値であり、100℃においては非選択メモリ セルの反転電流と一致することから、誤者込が発生して しまう。これに対して、白いマークは、測定値であり、 また黒いマークは、設計時の普込電流の温度依存性であ る。従って、特にr2=1. 6のとき、設計した舎込電 流は、測定された選択メモリセルの各込電流とほぼ一致 した温度依存性を有する。

【0104】このような温度依存性によって、図39に 示すように、セルアレイ16 (ここでは、1Mbのアレ イ1k個で構成される1Gbセルアレイ) 内の各磁性膜 は、形状や組成のパラツキ、あるいはピン層との磁気的 相互作用のパラツキ等により、普込パラツキを有する。 30 従って、例えばワード電流 Iwのそのときの標準偏差を  $\sigma$  (Iw) とし、この分布が正規分布 f (x,  $\mu$ ,  $\sigma$ ; Iw) で与えられると仮定すると、選択メモリセルに対 してピット線**電**流 I b, ワード線電流 I wを流した時に 誤り無く容き込みを行なうことができる確率(Pass 率) P (Iw, Ib) は、

#### 【数4】

と温度が上昇するにつれて、多重選択メモリセル数は、 104個, 108個に急増する。そして、75℃でも1 0.0% b i t-p a s sを得るためには、 $\sigma$  < 2%が必 要である。さらに、100℃では、σを1%以下にして も、必ず多重型択が発生してしまう。これに対して、本 発明実施形態による半導体記憶装置130によれば、上 **述した温度補償電圧源回路131を使用することによ** り、普込マージンが確保されることになるので、多重選 択メモリセル数は、温度が上昇しても低く抑えられるこ とになり、よく5%であれば、100℃においても10 0%bitーpassを実現することができる。

NO. 101

【0 1 0 6】上述した半導体記憶装置130において は、温度補償電圧源回路131は、基準電圧回路とし て、ダイオードD0, D1, D2を使用したパンドギャ ップリファレンス回路を使用しているが、これに限ら ず、図40に示すように、トランジスタのサブスレッシ ョルド領域を利用しても、同様に舎込電流に温度依存性 を付与することができる。この場合、基準電圧Vref

#### 【数5】

### Vref = $V_F + k_B T/q \cdot (R2/R1) \ln(\beta 2/\beta 1)$

で与えられる。ここで、β1,β2は、それぞれトラン ジスタMN1, MN2の (ゲート幅W/ゲート長L) で

【0107】また、温度補償電圧源回路131は、図4 1に示すような構成の基準電圧回路を使用してもよい。 この場合、リファレンスTMRの抵抗RTMR は、温度上 昇と共に減少するが、(カレントミラー電流の温度依存 性を無視して)これに温度依存しない一定電流 I を流す ことにより、出力電圧Vrefは、mIRmaxとなる (血は、選択したTMRの数)。従って、出力電圧Vr e f を例えば図35と同様の電圧変換回路(ただし、抵 抗はTMRにより構成される)に入力すると、出力電圧 Voutは、

#### 【数6】

### $V_{out} = (1+R4/R3) V_0 - (R4/R3) \text{ mI } R_{TMR}(T)$

となる。この出力電圧Voutは、温度上昇と共に増加 する電圧となり、この電圧を普込電流源(例えばPMO Sゲート)の入力に使用すれば、温度と共に減少する電 流が得られることになる。従って、上述した半導体記憶 装置130においては、抵抗の温度依存性とTMR舎込 電流の温度依存性がプロセスばらつき等の影響を受け て、合わせ込んだプロファイルからずれている場合であ っても、適宜の舎込電流が流れることになり、舎込精度 が低下することはない。

【0108】 [第九の実施の形態] 図42は、本発明に よる半導体記憶装置の第九の実施形態の読出回路系を示 すプロック図である。図42において、半導体記憶装置 140は、セルアレイ16, Xセレクタ18b, Yセレ クタ18a,X終端回路(図示せず),Y終端回路(図 示せず) , 読出電源としてのプリアンプ14. センスア ンプ15と、を備えていると共に、本実施形態の特徴で ある温度補償電圧源回路141を備えている。ここで、 上記Xセレクタ18b,Yセレクタ18a,X終端回 路、Y終端回路及びセンスアンプ15は、信号制御回路 142により活性化されると共に、温度補償電圧源回路 141より生成された出力電圧によりプリアンプ14が 動作して、読出電流を所望のメモリセルに対して流すよ うになっている。なお、図34は、半導体記憶装置13

0 における笹込時の状態を示しており、メモリセル 1 1 aの舎込を行なう際に、オンとなるセレクタ,トランジ スタ等が太線で示されている。この場合、各メモリセル 11は二つのTMRセルから成り、それぞれ「O」 「1」または「1」「0」の相補の状態に各を込まれて いるものとする。信号制御回路142により読出信号X DENR及びYDENRが活性化されると、これにより Хセレクタ18bおよびYセレクタ18aのそれぞれ選 択されたゲートが活性化される。これに対して、非選択 のゲート及び終端側は、HiZとする。選択されたセル Rsおよび参照セルRrを流れる電流をそれぞれIs, Irとすると、Rs>Rr (またはRs<Rr) のと き、Ĩs<Ⅰr(またはIs>Ⅰr)である。ここで、 プリアンプ14は、例えば図43に示すように構成され ており、この電流差を電圧に変換するように動作し、ブ リアンプ14の出力電圧は、それぞれVs0,Vr0と なる。これにより、センスアンプ 1 5 は、電圧差Δ V (=Vs0-Vr0) の正負により、「0」(または 「1」)を出力する。

【0109】以下、上記センスアンプ15の動作を詳細 に説明する。上記センスアンプ15は、例えば図44に 示すように構成されており、SAEN0が非活性の間 は、ノードVcmp0, Vcmp1はプリチャージされ ており、ほほ定電圧Vddに等しい。ここで、読出モー ドにて、信号制御回路142によりSAEN0が活性化 されると、ノードVcmp0, Vcmp1は、フローテ ィングとなる。上記Vs0,Vェ0は、例えば0.3~ 5 V程度の低電圧である必要があることから、例え ば図45に示すようなパッファ回路143により、Vd d/2程度の電位Vs1, Vr2に増幅する。その際、 例えば図46に示す構成の遅延回路144により、SA ENOの活性化からtl (ns)後に、SAEN1が活 性化されて、上記上記Vs0,Vr0がVs1,Vr2 に増幅される。

【0 1 1 0】続いて、上記遅延回路144によって、S AEN 0の活性化からt 2(n s)後に、SAEN 2が 活性化される。これにより、センスアンプ15のM1~ M4からなるラッチ回路に帰還がかかり、ノードVcm pO, Vcmplの電位差が増幅され、PAOUTが出 力される。このPAOUTが、例えば図47に示すよう な構成のラッチ回路145に取り込まれて、PAOUT の値を読み取って、「0」または「1」の信号SAOU Tを出力する。ここで、上述した各信号すなわちXDE NR, SAENO, SAEN1, SAEN2 LTPA OUTおよびSAOUTは、図48に示すようになって いる。

【0111】ここで、温度が上昇すると、Rs, Rrが 減少して、Ⅰs,Ⅰrが増加するが、ΔⅠ(=Ⅰs-Ⅰ r) は減少する。また、 | Δ I | が最大となる V r e f は、低電圧側にずれるので、温度上昇に伴って、Ver

(17)

31

fを下げる必要がある。このVrefの最適値の温度依存性は、測定によってプロファイルを測定しておき、出荷時にこのプロファイルに一致した温度依存性を生成するように、温度補償電圧源回路141のトリミング回路を調整する。これにより、図49に示すように、誘出時の温度補償電圧源回路141による温度補償の効果が得られる。すなわち、図49(A)に示すように、説出出力電圧Vrefが適宜の温度依存性を有するように、温度補償電圧源回路141を設定しておくことにより、選集補償電圧源回路141を設定しておくことにより、電流性の減少が低くりに示すように、電流差の減少が低く抑制され得ることになり、読出マージンが高くなる。

【0112】 [第十の実施の形態] 上述した半導体記憶接置140においては、該出電流を検出すること(電流センス)により、「0」「1」の電流差の温度依存性の小さい回路、すなわちセンスアンプ15を使用することにより、試出マージンを確保するようにしているが、これに限らず、図50に示す半導体記憶装置150に限って、電圧センスにより、設出マージンを確保することを可能である。図50において、半導体記憶装置150は、TMRに対して「0」「1」にかかわらず、ほぼ一定の電流Isを流して、TMR両端の電位差Vs(二Is・R(T))を比較回路146により検出するように構成されている。この場合、設出電流は、図34に示MRに流される。

【0113】さらに、この半導体記憶装置150は、温 度補償のために、プリアンプ14の代わりに、温度補償 定電流源回路151を備えている。TMRの抵抗値は、 一般に温度に反比例する特性を示しており、その抵抗値 は、

#### 【数7】

### $Rj(T_0+\Delta T)=Rj/(1+bj\Delta T)$ (j=0.1)

で近似され得る。従って、温度補償定電流源回路 1 5 1 から出力される読出電流を、

#### 【数8】

### IS(TO+AT)=IS+2AT

なる温度依存性を有するように設定しておけば、TMR のセンス電圧は、

#### 【数9】

#### | TALG+1] [s1/TAs-1] (R. 81-18V

となるので、a=bj×Isとすることにより、センス 電位Vsjは、温度によらず一定な値Vsj=IsRs に設定することができる。これにより、読出マージンを 確保することが可能となる。ところで、一般にb0<br/>
1であるから、センス電位Vs0, Vs1の双方の温度 依存性を完全に排除することはできないが、例えばa= 50 32

(b0+b1) / (2 Is) となるように設定することによって、「0」「1」双方のセンス電位の温度依存性による変動を小さくすることができる。このようにして、図51に示すように、読出時の温度補償電圧源回路151による温度補償の効果が得られる。すなわち、図51(A)に示すように、TMRの抵抗値の温度依存性に対して、読出電流Isの温度補償を行なうことにより、図51(C)に示すように、センス電位Vsjの変効を小さくすることができるので、読出マージンが高くなる。

【0114】上記実施形態においては、典型的なTMR 案子の抵抗R (T) の温度依存プロファイルを参照することにより、読出電流 I s の温度依存性を設計する必要があることから、プロセスばらつき等の影響を受けて、誘出精度が低下する可能性があるが、リファレンス用のTMR素子を温度制御回路の抵抗として利用するようにすれば、読出電流 I s を制御することができるので、プロセスばらつき等の影響を受けにくくなる。

#### [0115]

【発明の効果】以上のように、本発明によれば、香込電 流源からの音込電流を各ピット線またはワード線に供給 するためのメインビット線またはメインワード線が、各 ビット線またはワード線に対して直交するように配置さ れているので、メインビット線セレクタまたはメインワ ード線セレクタをメモリセルアレイの間に設ける必要が なくなるので、メインビット線セレクタまたはメインワ ード線セレクタを構成するトランジスタの大きさを、半 導体記憶装置を構成するチップの大きさに殆ど影響を与 えることなく、十分大きくすることができる。したがっ て、メインピット線セレクタまたはメインワード線を通 る音込電流値を十分大きくすることができるので、安定 した會込電流により所望のメモリセルに対して會込を行 なうことができる。これにより、各メモリセルに対して 動作マージンを十分に確保して、正確にデータ奮込を行 なうことが可能になる。

【0116】また、TMR素子そしてMRAMのアステロイド特性の温度依存性をできるだけ抑制することによって、温度変化による容込マージン及び銃出マージンの変化を少なくして、容込マージン及び銃出マージンを確保することができる。

#### 【図面の簡単な説明】

【図1】本発明の第一の実施形態の半導体記憶裝置の容 込時の状態を示すブロック図である。

【図2】図1の半導体記憶装置において記憶素子として 使用されるTMR素子の構成を示す拡大断面図である。

【図3】図2の4個のTMR素子の等価回路図である。

【図4】図1の半導体記憶装置における容込回路系の回路図である。

【図5】図1の半導体配憶製置におけるピット線側の恋 込電流源の構成を示す回路図である。

【図6】MOSトランジスタの典型的な電流特性を示す グラフである。

【図7】図1の半導体記憶装置における第一の回路の構成を示す回路図である。

【図8】図7の第一の回路で使用されるレジスタ回路の 構成を示す回路図である。

【図9】図8のレジスタ回路の電源立ち上げ時の動作波 形を示すグラフである。

【図10】TMR索子のMR比および電流差の典型的な特性を示すグラフである。

【図11】図1の半導体記憶装置における終端電源を示す概略図である。

【図12】図1の半導体記憶装置における読出時の状態 を示すブロック図である。

【図13】図12の半導体記憶装置における銃出回路系の回路図である。

【図14】本発明の第二の実施形態の半導体記憶装置の 審込時の状態を示すプロック図である。

【図15】図14の半導体記憶設置におけるピット線側の香込電流源の構成を示す回路図である。

【図16】図14の半導体記憶装置における普込回路系の回路図である。

【図17】図14の半導体記憶装置の読出時の状態を示 すプロック図である。

【図18】図14の半導体記憶設置における終端用GN D配線を示すプロック図である。

【図19】本発明の第三の実施形態の半導体記憶装置の 舎込時の状態を示すブロック図である。

【図20】図19の半導体記憶装置における審込回路系の回路図である。

【図21】図19の半導体記憶装置の読出時の状態を示すプロック図である。

【図22】本発明の第四の実施形態の半導体記憶装置の 香込時の状態を示すプロック図である。

【図23】図22の半導体記憶装置において記憶素子として使用されるTMR素子の構成を示す拡大断面図である。

【図24】図23の4個のTMR素子の等価回路図である。

【図25】図22の半導体記憶装置の読出時の状態を示 40 すブロック図である。

【図26】図22の半導体記憶装置における読出回路系の回路図である。

【図27】本発明の第五の実施形態の半導体記憶装置の 読出時の状態を示すブロック図である。

【図28】本発明の第六の実施形態の半導体配憶装置の 各込時の状態を示すブロック図である。

【図29】図28の半導体記憶装置における啓込回路系の回路図である。

【図30】図28の半導体記憶装置の銃出時の状態を示 50

すプロック図である。

【図31】本発明の第七の実施形態の半導体記憶装置の 構成を示すブロック図である。

【図32】図31の半導体記憶装置における香込回路系の回路図である。

【図33】図31の半導体記憶装置における読出回路系の回路図である。

【図34】本発明の第八の実施形態の半導体記憶装置の 會込時の状態を示すプロック図である。

【図35】図34の半導体記憶装置における温度補償電 圧源回路の構成例を示す回路図である。

【図36】図35の温度補償電圧源回路で使用されるトリミング回路の構成例を示す回路図である。

【図37】図34の半導体記憶装置における音込電流出 力回路の構成例を示す回路図である。

【図38】図34の半導体記憶装置における奮込電流の 温度特性を示すグラフである。

【図39】図34の半導体記憶装置における温度補償による効果を示すグラフである。

【図40】図34の半導体記憶装置における温度補償電 圧源回路の他の構成例を示す回路図である。

【図41】図34の半導体記憶装置における温度補償電 圧源回路のさらに他の構成例を示す回路図である。

【図42】本発明の第九の実施形態の半導体記憶装置の 読出時の状態を示すプロック図である。

【図43】図34の半導体記憶装置におけるプリアンプ の構成例を示す回路図である。

【図44】図34の半導体記憶設置におけるセンスアン プの構成例を示す回路図である。

図45】図34の半導体記憶装置におけるパッファ回路の構成例を示す回路図である。

【図46】図34の半導体記憶装置における遅延回路の 構成例を示す回路図である。

【図47】図34の半導体記憶装置におけるラッチ回路 の構成例を示す回路図である。

【図48】図34の半導体記憶装置における各信号の**阿** 係を示すタイムチャートである。

【図49】図34の半導体記憶装置における温度補償の 効果を示すグラフである。

【図50】本発明の第十の実施形態の半導体記憶装置の 読出時の状態を示すプロック図である。

【図51】図50の半導体記憶装置における温度補償の 効果を示すグラフである。

【図52】従来のTMR案子を使用したメモリセルの助作原理を示す概略斜視図である。

【図53】図52のメモリセルを使用した半導体記憶装置の舎込の動作原理を示す概略図である。

【図54】TMR索子のアステロイド特性を示す図であ る。

【図55】TMR素子およびダイオードを使用した従来

3

(19)

35

の半導体記憶装置の構成例の普込時の状態を示すプロック図である。

【図56】従来のMRAM素子を使用したメモリセルの 動作原理を示す概略斜視図である。

【図57】図56のメモリセルを使用した半導体記憶設 徴の奢込の動作原理を示す概略図である。

【図58】従来のTMR素子およびMRAM素子のアステロイド特性の温度依存性を示すグラフである。


【図59】 (A) は、従来のTMR案子の電圧依存性を 示すグラフである。 (B) は、従来のTMR案子の温度 <sup>10</sup> 依存性をしめるグラフである。 (C) は、従来のTMR \*


\*案子のMR比および電流差の温度依存性を示すグラフである。

#### 【符号の説明】


- 10, 70, 80, 90, 100, 110, 120, 1
- 30,140,150半導体記憶装置
- 11,91 メモリセル (TMR素子)
- 12, 13 會込電流源
- 14 読出電源
- 15 センスアンプ
- 16 メモリセルアレイ
- 17 終端電源


【図1】







[図4]







[図7]









[図12]






(25)


[図13]




[図14]




[図16]




[図17]




[図19]





[図20]




[221]









[図23]




【図33】




[図41]




【図43】




[図25]




[图26]




[図27]





[図28]




[図57]

82:Y7"D+77" J-7"


特開2003-257175

[図30]





(40)


[図31]





[図32]


















(45)

[図59]



フロントページの統含

(72)発明者 杉林 直彦 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F083 FZ10 GA15 KA03 KA06 LA03 LA04 LA05 LA10 LA12 LA16

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

#### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.